江苏龙网

  1. 首页 > 人文 > >

[芯片]台积电发布最新CoWoS封装工艺：最大芯片面积可达原版的两倍


上周台积电和博通联手公布了最新强化版的CoWoS封装工艺 ， 强化版CoWoS能够支持最大面积为1700mm2的中介层 ， 这也就意味着它能够封装出更大面积的芯片来 ， 在多芯片上互联渐成趋势的现在 ， 更大面积意味着更高的性能上限 。
【[芯片]台积电发布最新CoWoS封装工艺：最大芯片面积可达原版的两倍】
[芯片]台积电发布最新CoWoS封装工艺：最大芯片面积可达原版的两倍
本文插图
CoWoS全称Chip-on-Wafer-on-Substrate ， 是一种2.5D封装技术 ， 多见于使用HBM的计算芯片上 ， 我们比较熟悉的有NVIDIA的Tesla V100和Radeon VII 。
[芯片]台积电发布最新CoWoS封装工艺：最大芯片面积可达原版的两倍
本文插图
Radeon VII上面的核心 ， 使用CoWoS工艺封装
实际上从2012年台积电发布这项技术以来他们已经对CoWoS进行了多次强化 ， 中介层的最大面积从约1070mm2扩张到了约1700mm2 。 更大面积的中介层可以封装下更多的HBM模组 ， 从而提供更高的内存带宽 。 在最新版CoWoS上面 ， 已经可以封装下6枚HBM ， 最大容量可达96GB ， 此时的带宽高达2.7TB/s ， 比2016年的CoWoS高了2.7倍 。
新版的CoWoS将支持台积电在开发中的N5制程 ， 首批使用新版技术的客户中将会有博通 。 预计未来将有诸如AI处理器、机器学习处理器这样对芯片规模有较高要求的芯片会使用上CoWoS ， 当然 ， 高性能的通用计算卡也会用上它 。


    推荐阅读


    上一篇：「蜂群」人工智能、战场电气化和无人机蜂群将对国防领域产生深远影响

    下一篇：『用户』关于APP应用测试工作的具体内容有哪些