江苏龙网

  1. 首页 > 人文 > >

■用钱堆出来的FinFET工艺( 三 )


如此看来 ， 英特尔的先进工艺在性能提升真的遇到瓶颈了 。 尽管很多人都认为英特尔的14纳米相当于台积电和三星的10纳米 ， 英特尔的10纳米可能相当于台积电和三星的7纳米 。
可此时 ， 台积电和三星已经表示推进到了5纳米时代 。
台积电（TSMC）
■用钱堆出来的FinFET工艺
本文插图
1987年2月21日 ， 台积电正式成立 ， 在张忠谋的带领下开创了全球纯属晶圆代工的新模式 ， 专注为全球Fabless、IDM、和系统公司提供晶圆制造服务 ， 台积电持续为客户提供最行老师的技术和TSMC COMPATIBLE? 设计服务 。
在晶圆代工领域 ， 无论是制程技术覆盖范围、先进制程领导力 ， 还是营收水平等 ， 台积电都是行业老大 ， 目前的市占率已经接近60% 。 而在制程技术种类方面 ， 在2018年 ， 台积电就以261种制程技术 ， 为481个客户生产了10436种芯片 。
台积电自1987年透过转让台湾工业技术研究院的2微米和3.5微米技术创立公司 ， 一直秉持“内部研发”战略 ， 并在当年为飞利浦定制了3.0微米技术；1988年 ， 刚刚一岁的台积电就自研了1.5微米工艺技术；1999年发布了世界上第一个0.18微米低功耗工艺技术；2003年推出了当时业界领先的0.13微米低介质铜导线逻辑制程技术；2004年全球首家采用浸没式光刻工艺生产90纳米芯片；2006年量产65纳米工艺技术；2008年量产40纳米工艺技术；2011年全球首家推出28纳米通用工艺技术；2014年全球首家量产20纳米工艺技术 。
台积电在开始20纳米制程研发时 ， 就瞄准布局FinFET ， 2012年完成16纳米制程的定义 ， 迅速且顺利地完成测试芯片的产品设计定案 ， 并在以FinFET架构为基础的静态随机存取存储器单位元（SRAM Bit Cell）上展现功能性良率；并在2014年开始风险生产16FF+工艺 ， 2015年就顺利量产；2016年采用多重爆光的10纳米工艺也迅速进入量产 ， 量产速度较之前的制程更快 。
台积电的7纳米是10纳米的缩小版（shrink） ， 后部金属工艺技术基本兼容 ， 整体密度和性能改进不多 。 采用DUV加浸没式加多重曝光方案的7纳米于2017年4月开始风险生产 ，， 2018年第三季开始贡献营收 ， 在2018年有40多个客户产品流片 ， 2019年有100多个新产品流片 。 与10nm FinFET工艺相比 ， 7nm FinFET具有1.6倍逻辑密度 ， 约20%的速度提升和约40%的功耗降低 。 有两个工艺制程可选 ， 一是针对AP（N7P） ， 二是针对HPC（N7HP） 。 联发科天玑1000、苹果A13和高通骁龙865都是采用N7P工艺 。
台积电第一个使用EUV方案的工艺是N7+ 。 N7+于2018年8月进入风险生产阶段 ， 2019年第三季开始量产 ， N7+的逻辑密度比N7提高15%至20% ， 同时降低功耗 。
7纳米之后是6纳米（N6） 。 2019年4月份推出的6纳米是7纳米的（shrink） ， 设计规则与N7完全兼容 ， 使其全面的设计生态系统得以重复使用 ， 且加速客户产品上市时间 ， 但N6的逻辑密度比N7高出18%的 。 N6将在2020年第一季风险试产 ， 第三季实现量产 。
接下来是5纳米（N5） 。 5纳米于2019年3月进入风险生产阶段 ， 预期2020年第二季拉高产能并进入量产 。 主力生产工厂是Fab 18 。 与7纳米制程相较 ， 但5纳米从前到后都是全新的节点 ， 逻辑密度是之前7纳米的1.8倍 ， SRAM密度是7纳米的1.35倍 ， 可以带来15%的性能提升 ， 以及30%的功耗降低 。 5纳米的另一个工艺是N5P ， 预计2020年第一季开始试产 ， 2021年进入量产 。 与5nm制程相较在同一功耗下可再提升7%运算效能 ， 或在同一运算效能下可再降低15%功耗 。
至于3和2纳米 ， 台积电表示已经在研发中 ， 虽然制程细节2020年4月将见分晓 。 但3纳米和2纳米的工艺建设计划已经公布 。 3纳米产线将于2020年动工 ， 在新竹宝山兴 ， 建预计投资超过新台币6000亿元兴建3纳米宝山厂 ， 最快2022年底量产 。


推荐阅读


上一篇：三星@反向无线充电不再是智能手机专属，三星新款笔记本同样标配！

下一篇：[OPPO新品]3月份新机预告：iPhone用回前置指纹，OPPO用65W超级快充