江苏龙网

  1. 首页 > 人文 > >

『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述( 四 )


『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
图8为GaN FET峰值箝位驱动电路 。 通过加入二极管-电阻-电容网络对栅极进行箝位保护 [13]， 此箝位电路可以有效抑制开通过程的栅极电压峰值和漏极电流峰值 。 其中 ， R 1 和C 1 可使器件快速开关并抑制栅极电压峰值 ， 但在关断过程会产生负的栅极电压尖峰；故用D 1 、R 3 支路提高关断时C 1 的放电速率 ， 且R 3 越大 ， C 1 放电越快 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
文献[14]提出了一种降低反向导通损耗的GaN FET的新型栅驱动电路 ， 如图9所示 。 作者在分压型驱动的基础上加入了由电阻R 3 、电容C 3 、P沟道MOSFET自激开关Q 1 和二极管D g 组成的电路 ， 如图9虚线部分所示 。 其中 ， C 3 、R 3 的值要比C 2 、R 2 的值大得多 ， 因此 ， C 2 比C 3 充放电快得多 。 关断时 ， 未改进前的分压驱动中 ， 分压电容C 2 存储的电荷会产生高负V GS 使反向导通损耗增加 。 改进后 ， 加入的虚线部分电路可使C 2 放电 ， 使V GS 几乎降为零 。 另外 ， V GS 受二极管D g 的正向压降限制 。 因此 ， 该驱动设计有效减少了器件反向特性引起的损耗 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
文献[15]基于Transphorm公司的双向GaN ， 设计具有抗dv/dt的双向GaN FET驱动电路 ， 如图10所示 。 数字隔离器具有高共模瞬态抗扰度 ， 可防止高dv/dt的影响；铁氧体磁珠用来抑制栅极电压的振荡；缓冲电路放在器件附近可以抑制浪涌电压 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
目前 ， 已有的可变栅极驱动在瞬态期间或之外只能改变每次开关事件的一次单驱动参数 ， 而文献[16]设计的有源驱动在开关瞬态期间 ， 可激活0.12 Ω~64 Ω间的任意上拉或下拉栅极驱动输出电阻 ， 且达到6.7 GHz的有效电阻更新率 ， 电路如图11所示 。 实验表明 ， 开环有源栅极驱动能保持低开关损耗 ， 减少过冲、振荡和EMI 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
3.4 集成式GaN FET驱动电路
一般的分立式驱动电路分立元件多 ， 电路结构较复杂 ， 导致保护也复杂 ， 从而可靠性变差 。 因此 ， 实际应用中大多采用集成驱动电路 。 集成式驱动电路主要由驱动芯片和其他元件组成 ， 如图12所示 。 而在GaN FET的集成驱动中 ， 常用的驱动芯片有LM5113 [17-22] 、UCC27611 [9 ， 21] 、UCC21520 [23] 等 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
3.4.1 LM5113集成式驱动电路
LM5113是专为驱动同步buck或半桥配置的高端和低端增强型GaN FET而设计的驱动芯片 。 该芯片采用自举技术生成高端偏置电压 ， 并在内部将其箝位在5.2 V ， 防止栅极电压超过GaN FET 的最大栅源电压额定值 。
文献[22]提出了三电平驱动技术 ， 驱动电路如图13所示 。 只有当在死区时间 ， CON为高信号时 ， 下管V gs 变为V x (V x
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
3.4.2 UCC27611集成式驱动电路
UCC27611是单通道高速栅极驱动器 ， 驱动电压V REF 被内部线性稳压器精确稳压至5 V 。 其具有最低寄生电感的封装和引脚分配 ， 减少了上升和下降时间并限制了振铃 。 文献[21]采用的集成驱动电路如图14所示 ， 此电路的回路面积只有原来的1/30 ， 有效减少了寄生电感 ， 从而减少了对驱动电压的干扰 。


推荐阅读


上一篇： [疑似病例]武汉数百新增确诊病例从哪来

下一篇：照明：戴森全新推出Dyson Lightcycle Morph照明灯 4灯合一 ，多种照明变换随你所需