江苏龙网

  1. 首页 > 人文 > >

『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述( 二 )


1.2.1 P型栅结构
有很多学者研究P型栅结构的GaN FET ， 如图2所示 [1-2]。 与耗尽型不同的是 ， P型栅结构是在AlGaN势垒层上生长了一个带正电的P型GaN栅极 ， 如图2中的P-GaN层 。 P型GaN层可以拉升AlGaN势垒层的能带 ， 起到耗尽2DEG的作用 ， 以实现常断特性 。 当施加足够的正V GS 时 ， 使栅源电压大于阈值电压 ， P-GaN层的内电场被削弱 ， 2DEG浓度上升 ， 形成导通沟道 ， GaN FET器件导通 。 随着V GS 的降低且小于阈值电压 ， 沟道又逐渐关闭 ，GaNFET 器件关断 。 因此 ， 这种结构主要是通过控制P型栅极势垒的电位 ， 升降AlGaN势垒层的能带 ， 使2DEG的浓度改变来实现对GaNFET器件的通断控制 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
文献[3]在P型栅结构的基础上 ， 采用在P-GaN层上沉积TiN金属 ， 形成三层掩膜的栅极结构 ， 从而实现肖特基接触 ， 如图3所示 。 这种结构存在栅极场板 ， 可增加高压应用场板设计的灵活性 。 实验证明 ， 这种结构具有低栅极电阻、降低高漏源电压V DS 时的导通电阻RDS-ON等优势 ， 且相比采用欧姆接触的P-GaN结构 ， 此结构降低了栅极漏电流 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
1.2.2 凹槽栅结构
凹槽栅 [4] 结构如图4所示 ， 此结构通过电感耦合等离子体(Inductively Couple Plasma ， ICP)干法刻蚀技术刻蚀掉栅极下方区域一定厚度的AlGaN势垒层 ， 当AlGaN势垒层厚度减薄到一定程度时 ， 沟道内的2DEG浓度会足够低 [5]。 凹型栅极下方的整个AlGaN势垒层被去除 ， 栅极下的2DEG消失 ， 栅极金属下沉积了Al2O3膜作为栅极电介质 ， 可防止由于器件尺寸越来越小而引发严重栅极漏电流、击穿电压过低等问题 。 在零栅压下 ， 2DEG浓度小到可以忽略 ， 器件处于关断状态 。 只有施加正栅压后 ， 导电通道才会恢复 ， 实现器件导通 ， 即实现增强型特性 。 但除去栅极下方的势垒层 ， AlGaN势垒层其他区域的未被减薄 ， 2DEG浓度保持原有水平 。 因此 ， 凹槽栅技术制成的GaN FET在饱和电流和跨导方面较有优势 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
1.2.3 Cascode结构
Cascode结构是由高压耗尽型GaN HEMT和低压增强型Si MOSFET(金属氧化物半导体场效应晶体管)级联构成的 ， 如图5所示 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述
本文插图
从结构可知 ， 当器件不加栅压且漏源电压大于零时 ， 工作在正向阻断模态；当栅压大于Si MOSFET的阈值电压时 ， 器件正向导通；一旦Si MOSFET反向导通 ， 器件将工作在反向导通模态 。 又因为Si MOSFET的漏源电压V ds_Si 给GaN HEMT的栅源电压V gs_GaN 提供负偏置电压 ， 因此控制Si MOSFET的通断即可控制GaN HEMT的通断 。 当然 ， 这种结构由于引入了硅基器件 ， 因此对封装的要求较高 ， 体积也较大 。
与其他结构GaNFET相比 ， Cascode GaNFET的结构 ， 电压等级较高、驱动电压范围较宽 ， 但对dv/dt和di/dt敏感 ， 特别是在高频时 ， 共源电感过大 [6] 可能会使器件损坏 。 Andrew等人通过将智能栅极驱动与Si MOSFET集成 ， 驱动耗尽型GaN HEMT ， 形成智能Cascade GaNFET ， 如图6所示 。 该智能Cascade GaNFET内置电流检测、可调输出电阻、可调电流检测率和智能数字控制 [7]。 实验表明 ， 此改进的Cascode结构通过利用动态开关技术 ， 可以减少栅极振荡、降低高电压和电流转换速率、解决dv/dt和di/dt问题 ， 优化EMI 。
『ChinaAET电子技术应用』【学术论文】GaN FET的结构、驱动及应用综述


推荐阅读


上一篇： [疑似病例]武汉数百新增确诊病例从哪来

下一篇：照明：戴森全新推出Dyson Lightcycle Morph照明灯 4灯合一 ，多种照明变换随你所需