江苏龙网

  1. 首页 > 资讯 > 科技 > >

『』台积电STT-MRAM技术细节

在ISSCC 2020上台积电呈现了其基于ULL 22nm CMOS工艺的32Mb嵌入式STT-MRAM 。该MRAM具有10ns的读取速度 ， 1M个循环的写入耐久性 ， 在150度下10年以上的数据保持能力和高抗磁场干扰能力 。
【『』台积电STT-MRAM技术细节】ULL 22nm STT-MRAM的动机
与闪存相比 ， TSMC的嵌入式STT-MRAM具有明显的优势 。闪存需要12个或更多额外的掩模 ， 只能在硅基板上实现 ， 并且以页面模式写入 。而STT-MRAM在后段（BEOL）金属层中实现 ， 如图1所示 ， 仅需要2-5个额外的掩模 ， 并且可以字节模式写入 。
该STT-MRAM基于台积电的22nm ULL （Ultra-Low-Leakage）CMOS工艺平台 ， 具有10ns的极高读取速度 ， 读取功率为0.8mA /MHz/bit 。对于32Mb数据 ， 它具有100K个循环的写入耐久性 ， 对于1Mb数据 ， 具有1M个循环的耐久性 。它支持在260°C下进行90s的IR回流焊 ， 在150°C下10年的数据保存能力 。它以1T1R架构实现单元面积仅为0.046平方微米 ， 25度下的32Mb阵列的漏电流仅为55mA ， 相当于在低功耗待机模式（LPSM ， Low Power Standby Mode）时为1.7E-12A / bit 。。它利用带有感应放大器微调和1T4R参考单元的读取方案 。
『』台积电STT-MRAM技术细节
文章图片

文章图片

图1. M1和M5之间的BEOL金属化层中的STT-MRAM位单元的横截面 。
1T1R MRAM的操作和阵列结构
为减小写电流路径上的寄生电阻 ， 采用了两列公共源极线（CSL ， common source line ）阵列结构 ， 如图所示 。
『』台积电STT-MRAM技术细节
文章图片

文章图片

图2.1T1R单元在带有2列CSL的512b列的阵列示意图
字线由电荷泵过驱动 ， 以提供足够的数百毫安的开关电流用于写操作 ， 要求将未选择的位线偏置在“写禁止电压”（VINHIBIT ， write-inhibit voltage）上 ， 以防止访问时在所选行中未选中列的晶体管上产生过高的电应力 。为了减少未选中的字线上的存取晶体管的位线漏电流 ， 该字线具有负电压偏置（VNEG） 。用于读取 ， 写入-0和写入-1的阵列结构的偏置如图3所示 。
『』台积电STT-MRAM技术细节
文章图片

文章图片

图3.读 ， 写0和写1操作的字线和位线的单元阵列电压表 。
MRAM读取操作
为了从LPSM快速 ， 低能耗唤醒以实现高速读取访问 ， 它采用了细粒度的电源门控电路（每128行一个） ， 分两步进行唤醒（如图4所示） 。电源开关由两个开关组成 ， 一个开关用于芯片电源VDD ， 另一个开关用于从低压差（LDO ，Low Drop-Out ）稳压器提供VREG的稳定电压 。首先打开VDD开关以对WL驱动器的电源线进行预充电 ， 然后打开VREG开关以将电平提升至目标电平 ， 从而实现『』台积电STT-MRAM技术细节
文章图片

文章图片

图4.具有两步唤醒功能的细粒度电源门控电路（每128行一个） 。
图5所示的隧道磁电阻比（TMR）House曲线是反平行状态Rap与平行状态Rp之间的比率随电压的变化 ， 在较高温度下显示出较低的TMR和较小的读取窗口 。
『』台积电STT-MRAM技术细节
文章图片

文章图片

图5 TMR的House曲线显示了在125°C时减小的读取窗口


推荐阅读


上一篇：「」华为P40Pro细节曝光，余承东给膜厂出了个难题

下一篇：[]设限时长30秒，电视开机广告短时间内难以取缔