江苏龙网

  1. 首页 > 资讯 > 科技 > >

[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇( 三 )


与线性均衡器FFE和CTLE相比 ， DFE为一种非线性均衡器 。 DFE的基本想法是：若已经正确接收了之前的比特数据的话；那么先前的比特数据对当前比特所产生的影响就是已知的；从而我们就可以通过反馈的方式进行补偿 ， 这样就能够进一步消除抖动和噪声的影响 。 不难看出这里的非线性体现在：反馈回来的信号是经过判决之后的数字信号；而判决电路是一种非线性电路 。 显然 ， 反馈通路上的抽头数目越多 ， 那么对抖动和噪声的消除可能就越好；这也就是为什么3.0中使用1-tap的DFE ， 而在4.0中使用2-tap的DFE 。
[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇
本文插图

[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇
本文插图
(b)
图5 行为级DFE的结构：(a) PCIe 3.0 (b) PCIe 4.0
链路均衡过程
链路上的两端刚开始建立通信的时候 ， 并不知道整个信道的物理特性是怎样的 ， 例如插入损耗多大 ， 是否有阻抗不连续等 。 由于PCIe 3.0和4.0的插入损耗允许的变化范围很大 ， 一个静态的均衡设置并不能覆盖所有的情况 。 这样就需要链路上的双方根据当前物理信道的特性 ， 来动态地调整均衡设置 ， 使得均衡设置对于当前的物理信道来说是最优的 。 假设Port A和Port B是一个链路上的两端 ， 那么链路均衡过程要做的事情有：
配置Port A和Port B的初始均衡设置；
配置从Port A Tx ? Port B Rx这一方向的均衡设置；
配置从Port B Tx ? Port A Rx这一方向的均衡设置；
下面我们以Port A Tx ? Port B Rx这一方向来说明链路均衡时如何实现的 。 如图 6所示 ， 在8GTs/或者16GT/s速率下的链路开始建立通信时 ， 是以初始的未优化的TX EQ在发送TS1/TS2序列 ， 并且Port A在TS1/TS2序列中表明其所用的TX EQ的值 。
[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇
本文插图

图6 LEQ: 本地端发送未经优化的初始TX EQ
当Port B Rx在接收到这些TS1/TS2序列时 ， 芯片内部存在一块电路或者一套算法来评估当前的TX EQ是否合适 ， 若认为不合适 ， 就会如图7所示 ， 发送TS1序列来请求一个新的TX EQ 。
[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇
本文插图

图7 LEQ：对端请求一个新的TX EQ
随后 ， Port A会接收到请求设置TX EQ的TS1序列 ， 如图8所示 ， 调整其TX端的FFE的设置 。
[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇
本文插图

图8 LEQ：本地正确地接收到了对端的请求 ， 设置新的TX EQ
Port A在调整完Tx FFE的设置之后 ， 如图9所示 ， 会将新的TX EQ设置值更新到TS1/TS2的序列之中 ， 发送到Port B端 。 若Port B仍然觉得这个时候的TX EQ不是最优 ， 那么仍然会重复图中的2~4步骤 ， 直到达到最优的TX EQ 。 当然上述过程并不能无限进行下去 ， 必须要在大概32ms的范围进行完 。
[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇
本文插图

图9 LEQ：本地端告知对端已成功设置新的TX EQ
在上述2~4步骤的同时 ， Port B的RX端也在不停地调整其RX EQ ， 如图 10所示 。 如图6~图10中所讨论的 ， LEQ是基于请求-响应机制来完成动态均衡的 。 在PCIe的规范中 ， LEQ总共包含四个阶段：Phase 0、Phase 1、Phase 2、Phase 3 。 其中上行端口包含全部四个过程；而下行端口不包含Phase 0 。
[]PCIe Gen3/Gen4接收端链路均衡测试—理论篇
本文插图


推荐阅读


上一篇：『吉利汽车』两江新区与吉利控股牵手 重磅金融科技项目落户

下一篇：[MobTech]旅游品牌如何线上投放广告最有效？这有最新投放指南