江苏龙网

  1. 首页 > 资讯 > 科技 > >

|盘点：高速DSP系统的电磁兼容设计方案( 二 )


图2中高速线与芯片之间进行信号传输 。
图2（a）中没有地层隔缝 ， 根据“电流总是走阻抗最小的途径” ， 此时环路面积最小 。
图2（b）中 ， 有地层隔缝 ， 此时地环路面积增大 ， 这样就产生如下后果：
增大向空间的辐射干扰 ， 同时易受空间磁场的影响；
加大与板上其他电路产生磁场耦合的可能性；
由于环路电感加大 ， 通过高速线输出的信号容易产生振荡；
环路电感上的高频压降构成共模辐射源 ， 并通过外接电缆产生共模辐射 。
通常地层上的隔缝不是在分地时、有意识地加上的 ， 有时隔缝是因为板上的过孔过于接近而产生的 ， 因此在PCB设计中应尽量避免该种情况发生 。
电源线的布置要和地线结合起来考虑 ， 以便构成特性阻抗尽可能小的供电线路 。为了减小供电用线的特性阻抗 ， 电源线和地线应该尽可能的粗 ， 并且相互靠近 ， 使供电回路面积减到最小 ， 而且不同的供电环路不要相互重叠 。
在集成芯片的电源脚和地脚之间要加高频去耦电容 ， 容量为0．01～0．1μF ， 而且为了进一步提高电源的去耦滤波的低频特性 ， 在电源引入端要加上1个高频去耦电容和1个1～10μF的低频滤波电容 。
在多层电路板中 ， 电源层和地层要放置在相邻的层中 ， 从而在整个电路板上产生一个大的PCB电容消除噪声 。
速度最快的关键信号和集成芯片应当布放在临近地层一边 ， 非关键信号则布放在靠近电源层一边 。因为地层本身就是用来吸收和消除噪声的 ， 其本身几乎是没有噪声的 。
2.3 信号线的布置
不相容的信号线之间能产生耦合干扰 ， 所以在信号线的布置上要把它们隔离 ， 隔离时采取的措施有：
不相容信号线应相互远离 ， 不要平行 ， 分布在不同层上的信号线走向应相互垂直 ， 这样可以减少线间的电场和磁场耦合干扰；
高速信号线特别是时钟线要尽可能的短 ， 必要时可在高速信号线两边加隔离地线；
信号线的布置最好根据信号流向顺序安排 ， 一个电路的输入信号线不要再折回输入信号线区域 ， 因为输入线与输出线通常是不相容的 。
当高速数字信号的传输延时时间Td》Tr（Tr为信号的脉冲上升时间）时 ， 应考虑阻抗匹配问题 。因为错误的终端阻抗匹配将会引起信号反馈和阻尼振荡 。
通常线路终端阻抗匹配的方法有串联源端接法、并联端接法、RC端接法、Thevenin端接法4种 。
（1）串联源端接法
|盘点：高速DSP系统的电磁兼容设计方案
文章图片

文章图片

源端阻抗Zs和分布在传输线上的阻抗Zo之间 ， 加上源端接电阻Rs ， 用来完成阻抗匹配 ， Rs还能吸收负载的反馈 。
这里的Rs必须离源端尽可能的近 ， 理论上应为Rs=Zo-Zs中的实数值 。一般Rs取15～75Ω 。
（2）并联端接法
图4为并联端接电路 。附加1个并联端电阻Rp ， 这样Rp与ZL并联后就与Zo相匹配 。这个方法需要源驱动电路来驱动一个较高的电流 ， 能耗很高 ， 所以在功耗小的系统中不适用 。
|盘点：高速DSP系统的电磁兼容设计方案
文章图片

文章图片

（3）RC端接法
图5为RC端接电路 。该方法类似于并联端接电路 ， 但引入了电容C1 ， 此时R用于提供匹配Zo的阻抗 。C1为R提供驱动电流并过滤掉从传输线到地的射频能量 。因此与并联端接方法相比 ， RC端接电路需要的源驱动电流更少 。R和C1的值由Zo ， Tpd（环路传输延迟）和终端负载电容值Cd决定 。时间为常数 ， RC=3Tpd ， 其中R∥ZL=Zo ， C=C1∥Cd 。
|盘点：高速DSP系统的电磁兼容设计方案


推荐阅读


上一篇：华为手机,5G手机|颜控爱不释手的5G手机，就此四款，真的不要吗？

下一篇：iQOO手机|还在高刷与长续航之间犹豫？iQOO Z1x全都有 1598起，更香