江苏龙网

  1. 首页 > 人文 > >

半导体行业观察■Chiplet最强科普( 十 )


半导体行业观察■Chiplet最强科普
本文插图
图13:光纤到封装的连接器位置
Firefly连接器可以小到可以放在封装的边缘 ， 如图14所示 。
半导体行业观察■Chiplet最强科普
本文插图
图14:两个Firefly连接器嵌入到一个45mm的方形封装中
此外 ， 由于光模块是如此接近 ， 因此可以省去光模块中的普通CDR中继器 。 目前正在开发56Gb / s的Firefly模块的直接连接版本（光学和电气版本均在下面显示） 。
（4）指令驱动的开关结构(ISF):可伸缩的数据传输
通常 ， ASIC/SoC上对等元件之间的片上通信是同步的 。 用全芯片通信网络来实现这种同步通信所必需的深流水线会产生很大的面积和功率损失 。 ASIC的面积越大 ， 同步片上通信的代价就越大 。 Netronome开发并使用了一种基于轻量级消息的片上数据通信协议 。 这允许使用一个简单的可伸缩的分布式交换结构来实现全芯片通信 。
ISF互连是Netronome网络流处理器（NFP）中的主要全局总线 。 如下图15所示 ， NFP在物理上实现为逻辑块（或岛）的平铺数组 。 每个逻辑块通过一个简单的BoW接口与其直接的物理邻居连接 。 ISF上的数据传输是以编程方式编排的 。 ISF命令语法是可扩展的 ， 支持用于数据传输的命令 ， 甚至支持在另一个岛上的远程总线代理处进行处理 ， 以便在数据所在的远程位置处理数据 ， 从而最大限度地减少数据移动和处理时间 。
半导体行业观察■Chiplet最强科普
本文插图
图15： 可扩展的ISF和数据传输协议
在当前一代硅中 ， 每个逻辑块最多可以有六个DSF接口（K=6） 。 1GHz下的每个64位宽DSF接口链路在节点处向每个逻辑块提供128Gb/s的双向带宽 。 因此 ， 理论上每个逻辑块的总吞吐量是K*128Gb/s 。 在图15中的示例中 ， 每个逻辑块可以支持768Gb/s的双向带宽 。 在由逻辑块组成的裸片（在典型的Netronome产品中）上访问数据的延迟在5到20纳秒之间变化 。 分布式实现具有以下优点：
? 高带宽：由于可以并行执行许多事务 ， 因此可以实现与交叉开关相当的高聚合带宽 ，ISF对于每个岛都有单独的数据/命令路径和主数据 。 通过分布式仲裁 ， 许多近邻连接可以同时运行 。 总线时钟频率可以更高 ， 因为所有电线都是本地的 。
? 高效节能：由于几乎没有全局物理连接 ， 因此ISF耗散的功率更少 ， 并且时钟速度比全局总线快 。
? 可扩展性：ISF基础设施可跨多个不同的逻辑块实例进行扩展 ， 支持每秒数十亿命令和万亿字节数据传输的峰值速率 ， 使得这种分布式总线吞吐量可与crossbar相媲美 。 然而 ， 这种物理分布的总线消耗更少的硅裸片面积 。
我们建议将这种可扩展的设计扩展到多芯片封装中的片外数据通信 。
八种商业模式
chiplet的愿景是一个广泛的生态系统 ， 其中有成千上万个可互操作的chiplet构建在各个foundry中 ， 这些chiplet可提供各种功能 ， 以降低成本 ， 加快产品上市时间并提高成本效益 。 业务模型将需要支持这一愿景 。
为了使这种方法成功 ， 需要建立新的商业模式 。 集成ASIC供应商已经为集成高带宽存储器（HBM）模块、存储器设备和已知的良好裸片（KGD）系统建立了有效的模型 。 这个模型可以扩展以提供与来自多个源的组件更复杂的集成 。 下面的插图概述了这样一种业务模型 ， 其结构为各种组件的“所有者” 。
chiplet模型也可以使总体投资成本受益 。 例如 ， 如果一家公司在开发机器学习加速器方面具有真正的价值 ， 那么他们为每个可能的系统开发网络接口可能就没有意义 。 能够通过选择可用的组件将网络接口引入设计中 ， 从而减少了开发和构建网络接口硬件所需的投资 。 相反 ， 构建这些网络接口chiplet的公司将从数量增加中受益 ， 从而将其投资摊销到更大的收入流中 。


推荐阅读


上一篇： 连续|重庆连续10日无新增确诊病例 34个区县连续14日无新增

下一篇： 【中国】中国第一大淡水湖，中国第二大湖，你知道是哪一个湖吗？