江苏龙网

  1. 首页 > 人文 > >

半导体行业观察■Chiplet最强科普( 八 )


Glasswing FemtoSerDes PHY采用CNRZ-5(基于弦向信号的非归零5通道)调制技术 ， 在6根电线上携带5比特 。 它具有出色的信号完整性（SI）属性 ， 因为它结合了专门针对SI设计的特定多弦编码器和特定和弦接收器 。 良好的SI使Glasswing能够以最小的均衡在低信号摆幅下运行 ， 从而节省了功率 ， 而差分信号却没有2倍的线损 。
GW16-500 Glasswing PHY提供4套5个25Gb/s通道 ， 通过24根数据线提供总计500Gb/s的带宽 ， 每个方向提供2根时钟线 。 对系统来说 ， 它看起来像20个共享一个时钟的25Gb/s服务器 。 PHY还通过使用时钟-数据校准(CDA)和转发时钟来节省功耗 。 下面的图8显示了Glasswing凹凸贴图 ， 它只占据了2.4毫米的芯片边缘 。
半导体行业观察■Chiplet最强科普
本文插图
图8:GW16-500-USR凹凸贴图
（3） AQlink chiplet USR证明点
AQlink是由Aquantia公司开发的利用差分NRZ信号的USR PHY技术 。 最小的AQlink构建块是一个收发器 ， 它包括两个用于收发接口的差分对和一个用于时钟接口的差分对 。 AQlink需要时钟转发的优点是简化了接收器中的数据恢复电路 ， 因此有助于最小化接收器中的功率和面积 。 在时钟转发方案中 ， 用于时钟发送器的时钟与发送数据信号一起转发给链路伙伴收发器 。 链路伙伴接收转发的时钟并重新生成与数据信号中心相位对齐的新时钟信号 。 为了限制时钟信号在封装基板上的凸点和轨迹的数量 ， 每个差分时钟信号可以由多个收发器使用 。 这种拓扑的一个例子是AQlink-Quad1模块 ， 如图9所示 。 AQlink-Quad1模块包括四个差分数据对和一个差分时钟 。 为了提高碰撞和跟踪效率 ， 几个收发器可以共享一个差分时钟信号 。 然而 ， 为了在数据速率为>50Gb/s时获得稳健的性能 ， 建议最多与三个收发器(六个差分对)共享一个时钟信号 。
图9:AQlink-Quad1有四个差分数据和一个差分时钟对的凹凸图
在14nm格芯工艺节点上首次实现了AQlink-Quad1 。 它支持每个端口20Gb/s- 56gb /s的吞吐量范围 ， 或112Gb/s的发送和112Gb/s的接收 ， 在典型的有机封装基板（例如GZ41基板材料）上 ， 它在25mm的走线上支持每端口20Gb / s-56Gb / s的吞吐量范围 ， 或总共112Gb / s的发送和112Gb / s的接收 。 通过以半速率运行PHY ， 可以将每个端口的数据速率降低到10Gb / s ， 其中每个位被复制两次并以连续的位时间进行传输 。 AQlink-Quad1在并行侧具有一个64位宽的接收器接口和一个64位宽的发送接口 ， 其时钟频率最大为1.75GHz 。 可以向并行接口添加一个可选的2x适配器模块 ， 以将接收和/或发送宽度增加到以最大875MHz时钟同步的128位 。
AQlink-Quad1提供极具竞争力的能量效率 ， 其本身是信号波特率、跟踪长度、电源电压和温度的函数 。 收发器在110C下 ， 每端口56Gb/s ， 超过25mm的跟踪长度时 ， 每比特消耗的能量最大 。 AQlink-Quad1硅已经集成在不同的IC产品中 ， 已经充分验证了工艺、电压和温度(PVT) ， 能够在不使用FEC的情况下提供BER<1E-15 ， 并支持ESD为400V HBM和100V CDM 。
几个AQlink模块可以组合在一起 ， 在裸片边缘构建更高吞吐量的数据接口 。 例如 ， AQlink Tera是通过将10个AQlink-Quad1模块组合在一起以提供高达1.12Tb/s的吞吐量来实现的 。 图10显示了AQlink-500G ， 它是通过将5个AQlink-Quad1模块组合在一起以提供高达560Gb/s的吞吐量创建的 。 AQlink-500G IP core 2占用1.04mm ， 0.4mm的高度超过2.6mm的芯片边缘 。 在它的并行侧 ， 它有320位宽的接收接口和320位宽的发射接口 。 使用每个端口的32:64适配器 ， 并行接口可以增加到640位宽的接收和640位宽的传输 。
图10:AQlink-500G凹凸贴图


推荐阅读


上一篇： 连续|重庆连续10日无新增确诊病例 34个区县连续14日无新增

下一篇： 【中国】中国第一大淡水湖，中国第二大湖，你知道是哪一个湖吗？