江苏龙网

  1. 首页 > 人文 > >

半导体行业观察■Chiplet最强科普( 九 )


(4)PIPE PHY接口层
如上所述 ， 为多芯片系统选择PHY协议有多种选择 。 如果不同的接口可以为更高数据传输层提供一个通用接口 ， 则可以简化系统设计 。 PIPE接口一直是PCIe控制器和PHY之间的关键接口 。 PIPE的最初草案是由Intel在2002年定义的 。 自从PCIe演变以来 ， 它已经进行了多次更新 。
例如 ， 定义CCIX协议时 ， 其架构师会重用PCIe体系结构的各个部分 ， 包括PIPE接口 。 市场上的某些或所有CCIX控制器实现都使用PIPE接口作为链接层和PHY层之间的链接 。 CCIX添加了一个附加的可选PHY波特率 ， 但是此修改完全在PIPE上下文中完成 。 十六通道是PCIe和CCIX的高带宽实现的主要宽度 。 市场上重要的CCIX控制器仅支持16通道PIPE接口 。
例如 ， 可以使用PIPE适配器在Kandou Glasswing USR SerDes上承载16通道PIPE接口 。 该模块将CCIX IP控制器的PIPE接口连接到Glasswing 。 在启动时 ， 使用自动启动机制将Glasswing的四个和弦中的每个和弦的五个32位子通道绑定在一起 。 这形成四个160位接口 。 自动启动将每个和弦的五个子通道对齐为单个160位链接 。 根据适配器的较长定义 ， 将它们进一步划分为16个40位插槽 。
每个插槽的最大容量为512/16 = 32Gb / s 。 来自PIPE接口的十位数据依次放入相应的插槽中 。 对于32GT / s（PCIe Gen 5） ， 以25.6 GBaud运行Glasswing 。 对于25GT / s（CCIX ESM） ， Glasswing的运行速度为20 GBaud 。 对于16GT / s（PCIe Gen 4） ， 以半速率模式在12.8 GBaud下运行Glasswing 。
使用CCIX或PCIe控制器上PIPE接口的第4.2节（版本5.1）中的模式 。 Glasswing和PCIe / CCIX控制器必须在同一个传输时钟上计时 。 Glasswing的和适配器时钟发生器必须基于相同的来源 。 在缓冲中需要考虑所有组件的抖动和漂移 。
PCIe和CCIX控制器都支持重传缓冲区 ， 该缓冲区能够覆盖Glasswing的1E-15错误率所支持的任何错误 。 该错误率优于为PCIe / CCIX指定的错误率 。
基材与封装 我们回顾了最近的结果 ， 这些结果显示了在多芯片封装中显著降低成本的潜力 。
（1）有机基材
通常 ， 并行接口（例如高带宽存储器）所需的高导线密度要求使用硅中介层技术 。 如前所述 ， 硅中间层比有机中间层要贵得多 。 商业供应商和学术研究人员均已证明 ， 有机中间层可显著提高密度 。 凸点密度从150um增加到40-80um ， 导线密度从5um间隔增加 ， 而不是典型的30um间隔 。 即 ， 低成本有机衬底可以实现与使用高成本硅中介层所达到的密度相当的密度 。
（2）玻璃核技术
玻璃核技术（GCT）是硅中间层和有机衬底的一种高性能 ， 高性价比的替代品 。 GCT充分利用了玻璃（优于硅）的优点 ， 以允许使用直径较小的通孔和通孔之间的间距较小 。 GCT使用玻璃通孔（TGV）连接到再分配层（RDL） ， 以在玻璃基板上创建所需的电路 。 玻璃的介电性能使其非常适合低损耗 ， 超高速应用 。 这允许将IC直接放置在玻璃基板上 ， 并使玻璃适用于高速度多芯片封装 。
半导体行业观察■Chiplet最强科普
本文插图
图11:封装用玻璃基板
（3）封装的光学和微型同轴电缆
为了在不增加功耗的情况下增加封装I / O带宽 ， 已经开发出了新的微型机载光学模块 ， 可以将其放置在与IC封装非常接近的位置 。 Samtec的Firefly天桥系统与光学和微型同轴电缆模块兼容 ， 就是这种解决方案的一个例子 。 当前 ， 每个通道的速度为28Gb / s 。
半导体行业观察■Chiplet最强科普
本文插图
图12： SamtecFirefly
为了充分利用USR低功率SerDes所带来的速度提高和功率降低的优势 ， 进一步的发展是将跨接式连接器直接置于封装的边缘 。


推荐阅读


上一篇： 连续|重庆连续10日无新增确诊病例 34个区县连续14日无新增

下一篇： 【中国】中国第一大淡水湖，中国第二大湖，你知道是哪一个湖吗？