半导体行业观察■Chiplet最强科普( 六 )

这种差异是显著的，因为硅中间层带来高成本，高制造复杂性和产量损失。设计和制作2.5D硅中介层封装的NRE成本很容易达到100万美元甚至更高，每个芯片的生产组装成本接近100美元。相比之下，设计和制造MCM组件的NRE成本仅为100万美元的一小部分，每个芯片的生产组装成本也远低于100美元。从经济上讲，摆脱硅中间层并回到传统的MCM封装具有很大的好处。
使用有机基板就像使用传统PCB一样。 PCB和有机基板都是通过使用传统的蚀刻工艺制造的，而传统的蚀刻工艺不依赖于半导体制造设备的使用，而硅中介层为了实现精细间距而需要使用半导体制造设备。
封装尺寸是第二个需要考虑的问题，它主要由组件的总裸片尺寸决定。在翘曲和热膨胀问题达到极限之前，球栅阵列(BGA)封装可以可靠地达到75mm x 75mm的尺寸。 BGA封装可以焊接或安装在插座上。栅格阵列(LGA)插座，可达到110mm x 110mm的大小。 LGA插槽包括一个微小的叶弹簧，允许发生一些翘曲和膨胀。 TE Connectivity拥有一个名为XLA sockets的LGA产品线，该产品线不仅提供了这种能力，还保证了良好的SerDes信号完整性，可以轻松地处理56G SerDes和112G SerDes 。 110mm x 110mm是一块大吐司的尺寸，可以容纳很多功能。
传统上，标准硅中介层仅限于光罩尺寸。对于大多数使用的硅制造设备，该掩模版极限在32mm x 26mm的范围内。更高级的解决方案包括缝合多个光罩场以形成更大的硅中间层，或者仅在需要它们的区域使用较小的硅中介层（“硅桥”）。
并行接口集成封装并行接口，如AIB或HBM ，或提出的更通用的BoW接口方法，大大增加了可使用的封装技术的需求。 BoW通常比串行解决方案具有更慢的信号速度，但芯片之间的互连明显更多。根据芯片之间需要支持的带宽大小，可以选择不同的封装技术:

对于芯片之间的低到中带宽要求，可以使用相同的FC-BGA基板技术，但需要增加的是较小的线缆，而SerDes信号使用的是较大的线缆(20um线/空间) 。
对于高带宽应用，信号线的数量需要最大化，因此线路和空间需要进一步大幅缩小。可以打印的最小几何图形总是在硅上，因此2.5D(或其他基于硅的技术，如EMIB)可以提供非常高的带宽密度。在实现显著的好处的同时，使用硅作为封装互连媒体也会导致复杂和昂贵的封装解决方案。
目前正在开发的一些新技术针对的是“中间空间”——这种解决方案成本更低，但仍然能够实现非常高的互连密度。这些解决方案包括在常规层(“2.1D”)的基础上加工额外的细间距层的有机层合板，以及一些新的晶圆级扇出技术，旨在实现HBM要求的类似布线密度。

SerDes集成封装 USR SerDes互连技术的发展大大减少了半导体芯片之间通信所需的I/O总数。它允许有机基质提供裸片之间的互连，使成熟的MCM技术再次为我们服务。
传统的SerDes ，以及不断发展的XSR和USR Fempto SerDes都有一个共同的优势，即信号线数量更少(运行速度更快) 。这使得一个相当标准的封装解决方案成为可能，例如FC-BGA 。支持MCM集成的FC-BGA封装技术的主要新元素现在允许：
支持更大的封装尺寸:
? 对于32/28nm节点，有一种比较保守的看法是封装大于~55mm会导致卡片装配出现问题。这一观点在过去几年里有了显著的发展， 70mm的封装已经投入生产， 80-100mm的封装已经在许多公司的路线图中。
支持超高速信号（如100G XSR）的电气要求：
? 需要在封装基板中使用低损耗的电介质，以便在将插入损耗保持在可接受水平的同时延长跟踪长度。
高速信号，如来自USR或LR SerDes的信号，可以通过硅中间层穿隧。典型的技术是利用几个相邻的裸片微凸块形成输出，以保持阻抗，从而保持SerDes的传统裸片凸点的信号完整性。还有更多的微凸点，还有更多的微凸点形成一个更紧密的接地凸点桶。。