江苏龙网

  1. 首页 > 人文 > >

半导体行业观察■Chiplet最强科普( 三 )


半导体行业观察■Chiplet最强科普
本文插图
图2:ASIC开发成本和晶体管的成本效率
此外 ， 大型裸片的缺陷、光刻工具中使用的分划板的局限性以及与层压板连接的可靠大型裸片的局限性也会影响成本 。 图3比较了两个裸片 ， 一个10x10 ， 另一个是20x20 。 只要使用非常好的d0（0.1） ， 每300毫米晶圆的中 ， 四个10x10裸片良率会比20x20裸片多29% 。
半导体行业观察■Chiplet最强科普
本文插图
图3:裸片尺寸对良率的影响
基于FPGA的设计是加速器的另一个实现方案 ， 且开发成本非常低 。 许多加速器开发人员的应用程序服务于一个有限的市场 ， 即使他们能够使用处理器和FPGA实现所需功能并具备显著成本和功率优势 ， 他们也无法证明这笔费用的合理性 。 图4显示了使用相同工艺节点的ASIC实现相对于FPGA在面积和功耗方面有显著优势 。
半导体行业观察■Chiplet最强科普
本文插图
图4:ASIC与FPGA中相同内容的比较显示了显著的优势
Chiplet概述
在本文讨论的开放式体系结构中 ， 我们探索了第三种途径 ， 使用低功耗接口（如USR、束线（BoW）或新兴的112G SiP标准）实现多组件裸片的异构集成 。 通过在不同接口上分层公共协议 ， 可以利用一种基于“构建块”的通用方法 ， 通过简单地改变多芯片模块（MCM）的物料清单（BoM） ， 在基板上创建新的系统 。
一些组件块（例如长距离SerDes块或电-光接口）可以在需要的地方迁移更高级的工艺节点 ， 但是其他组件块可能保留在具有成本效益的节点中 ， 以减少总体投资 。 如下图5所示 ， 虽然没有达到技术缩减的相同面积和功率优势 ， 但第三条路径通过显著减少接口面积和功耗 ， 在更具成本效益的节点中比单片集成提供了相当大的面积和功率节省 。 虽然多芯片系统通常比单个芯片的成本更高 ， 但这些面积和功耗节省可以在一定程度上抵消增量投资 。
在这个图表中 ， 基本投资被显示为原始设计的参考点 ， 原始设计需要通过组合组件和通过集成或将更大的设计推送到新技术中来添加新功能来进行更新 。 集成到单个基板上可提供工艺缩减的带来的许多好处 ， 而投资成本却大大降低 。
基板上的集成系统还大大节省了电路板空间和走线延迟 ， 节省了大量系统成本 ， 通常可以抵消设计和集成MCM所增加的成本 。
半导体行业观察■Chiplet最强科普
本文插图
图5:比较(多芯片)集成与进程节点收缩
互连和外部接口
开发物理分解（异构）MCM解决方案的主要挑战之一是在裸片之间移动数据 ， 同时保持具有竞争力的成本和可制造性 。 虽然高密度、低成本的封装解决方案方面在继续取得巨大进展 ， 但在选择与当今可用于大批量制造的封装解决方案兼容的互连技术方面仍然具有显著优势 。 此外 ， 使用经过验证的封装解决方案可以提高与外部互连(如PCI Express和以太网接口)的兼容性 ， 这些接口可能是这些SiP解决方案所需要的 。
多年来 ， 人们一直在寻找一种“真正的互连” ， 以便在单个MCM中实现从裸片到裸片的通信 。 挑战在于希望优化六个往往相互竞争但相互关联的因素:
1.封装解决方案成本
2.每单位带宽裸片面积(平方毫米每千兆每秒)
3.每比特功率
4.带宽的可伸缩性
5. 系统级集成和使用的复杂性
6. 可在任何半导体工艺节点中实现
理想的解决方案是一种可无限扩展(在细粒度分辨率下)、低功耗、高效率、对编程模型完全透明、可构建在低成本硅和封装技术中的互连技术 。 一般来说 ， 有三类技术服务于这个空间:


推荐阅读


上一篇： 连续|重庆连续10日无新增确诊病例 34个区县连续14日无新增

下一篇： 【中国】中国第一大淡水湖，中国第二大湖，你知道是哪一个湖吗？