半导体行业观察■Chiplet最强科普( 五 )

并行接口AIB/HBM高带宽存储器(HBM)一直是驱动行业多芯片集成的主要参与者，它使用硅插接器上相对低速的并行接口，采用非常宽的接口和良好的布线间距。 AIB是DARPA芯片项目与行业合作伙伴共同开发的一种接口，在数据速率和硅桥或插入技术上的精细间距布线使用方面与HBM大体相当。这两种技术都实现了相对较高的带宽密度，但也需要相对复杂的硅基互连技术。
比较协议上面讨论的每个解决方案都倾向于优化这些因素中的一部分或大部分，但在许多情况下，最佳解决方案高度依赖于应用。并行接口如BoW、AIB、HBM提供低功耗、低延迟和高带宽，但代价是需要在裸片之间连接许多线路。只有使用昂贵的插接器或桥接技术才能满足布线要求。相对于并行接口， SerDes提供了类似的带宽，但是会增加一些额外的能力和事务延迟。 SerDes已被用于在各种标准中，用有限数量的物理线提供高带宽的off-die通信。然而，大多数SerDes ，如那些用于以太网通信或PCI Express虽然面积有效，但能耗太大。 USR SerDes提供off-die通信，其优点更接近于片上互连。然而，由于串行化开销，基于SerDes的通信通常会比片上网络带来更大的延迟。
系统设计人员在选择 die-to-die的互连之前，应考虑其应用的所有相关要求。图6中的图表总结了每个接口在各种相关参数上的相对优势和劣势，例如优点图——硅和层压基板上的带宽密度与功率和带宽密度的比值。
本文讨论的ODSA通过使用一个通用的数据传输事务协议来抽象PHY协议。 ODSA事务层允许系统设计者为其功能选择最佳接口，而无需指定特定的解决方案。如图7所示，多芯片系统基于预算限制、可用性、带宽和功率需求而利用多种接口技术。

本文插图
图6：比较die-to-die协议

本文插图
图7：比较新的片间互连技术
基底与封装
在产品和市场需求的驱动下，实现了更高密度的集成，封装技术在过去几年经历了革命性的转变。对封装的要求已经从单纯地实现与外部世界的电气和机械连接，发展到现在支持多芯片封装中不同芯片之间的多种接口技术。
多chiplet封装要求将多个芯片和/或封装集成到一个MCM中导致了更大的封装尺寸，这导致了更小的信号线和空间。如果不考虑相应的封装技术，就无法确定用于特定用途的最佳chip-to-chip接口。芯片之间的接口指导和影响封装技术的选择，特别是需要集成多个芯片的基板。封装正成为实现多芯片集成的关键领域之一。三个相关问题促使我们选择适合多芯片设计的封装技术：

chip-to-chip接口
成本限制和性能要求
多chiplet 封装的总尺寸

例如，在片间互连中的高线密度可能要求使用支持高线密度的基板或桥接技术。高带宽存储器(HBM)的启用可能是这一趋势的最好证明——因为HBM只能与ASIC集成在同一个封装中，而且此时只能在2.5D的硅中间层配置中集成。 HBM芯片的外部互连是DRAM式的，需要大量的I/O 。因此，它的封装使用了间距为55um、直径为25um的微凸块（u-bump）。在HBM2中， u型凸起的总数为4,942个。由于ASIC芯片在与HBM芯片通信时必须使用相同数量的I/O ，所以ASIC芯片必须使用u-bump ，并且u-bump的间距和直径也要类似。由于今天在有机基质中C4和Cu柱的最小允许凸起间距分别为130um和90um ，硅中间层成为唯一可行的解决方案。
虽然硅基封装技术已经发展为批量制造解决方案，但成本和复杂性可能会阻止它们成为大多数低端应用的正确解决方案。标准的FC-BGA封装是一种较低成本的选择，支持多种互连技术（SerDes和BoW），但无法实现与硅基解决方案相同的带宽。