江苏龙网

  1. 首页 > 人文 > >

Intel|改个名字反超台积电？Intel 2024年搞定2nm( 二 )


● Intel 20A
随着制程工艺越来越接近于原子水平的“1纳米”节点，工艺制程的优化和提升将会变的越来越困难，因此，Intel将再度改变命名方式，将在Intel 3之后的下一个节点将被命名为Intel 20A（20埃米），以更好地反映更为细节上的创新 。
而为了实现Intel 20A制程，Intel将会引入全新的两项突破性技术PowerVia和RibbonFET 。
Intel|改个名字反超台积电？Intel 2024年搞定2nm
文章图片
所谓RibbonFET实际上就是Intel研发的Gate All Around（GAA）晶体管 。Intel表示，RibbonFET可提供更快的晶体管开关速度，同时以更小的占用空间实现与多鳍结构相同的驱动电流 。不过，Intel并未介绍其GAA晶体管架构与台积电、三星的GAA的区别 。
Intel|改个名字反超台积电？Intel 2024年搞定2nm
文章图片
Intel|改个名字反超台积电？Intel 2024年搞定2nm
文章图片
△以上为Intel提供的演示动画，并不代表最终实际产品形态
根据之前的资料显示，台积电将会采用典型的GAA形式——GAAFET是（Gate-all-around FETs），即采用的是纳米线沟道设计，沟道整个外轮廓都被栅极完全包裹，代表栅极对沟道的控制性更好 。相比之下，传统的FinFET 沟道仅3 面被栅极包围 。GAAFET 架构的晶体管提供比FinFET 更好的静电特性，可满足某些栅极宽度的需求 。这主要表现在同等尺寸结构下，GAA 的沟道控制能力强化，尺寸可以进一步微缩 。
而三星三星认为采用纳米线沟道设计不仅复杂，且付出的成本可能也大于收益 。因此，三星设计了一种全新的GAA形式——MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），采用多层堆叠的纳米片来替代GAAFET中的纳米线 。这种纳米片设计已被研究机构IMEC当作FinFET 架构后续产品进行大量研究，并由IBM 与三星和格罗方德合作发展 。
而从Intel公布的演示动画来看，Intel可能采用了类似三星GAA的纳米片架构设计 。
至于PowerVia，则是Intel独有、业界首个背面电能传输网络 。传统的互连技术是在晶体管层的顶部进行互联，由此产生的电源线和信号线的互混，导致了布线效率低下的问题，会影响性能和功耗 。对此Intel创新性的把电源线置于晶体管层的下面（即晶圆的背面），通过消除晶圆正面的电源布线需求，可以腾出更多的资源用于优化信号布线并减少时延，通过减少下垂和降低干扰，也有助于实现更好的电能传输，这使得Intel可以根据产品需求对性能功耗或面积进行优化 。
Intel|改个名字反超台积电？Intel 2024年搞定2nm
文章图片
Intel|改个名字反超台积电？Intel 2024年搞定2nm
文章图片
根据Intel的预计，其Intel 20A制程将在2024年推出 。此外，Intel还透露将会在2025年推出18A制程 。
Intel|改个名字反超台积电？Intel 2024年搞定2nm
文章图片
Intel高级副总裁兼技术开发总经理Ann Kelleher博士表示：“Intel有着悠久的制程工艺基础性创新的历史，这些创新均驱动了行业的飞跃 。我们引领了从90纳米应变硅向45纳米高K金属栅极的过渡，并在22纳米时率先引入FinFET 。凭借RibbonFET和PowerVia两大开创性技术，Intel 20A将成为制程技术的另一个分水岭 。”
Intel|改个名字反超台积电？Intel 2024年搞定2nm
文章图片
△Intel高级副总裁兼技术开发总经理Ann Kelleher博士
二、率先采用High-NA EUV工艺
极紫外（EUV）光刻技是采用高度复杂的透镜和反射镜光学系统，将13.5纳米波长的光对焦，从而在硅片上刻印极微小的图样 。而目前ASML是全球唯一的EUV光刻机供应商 。目前要实现7nm以下的先进制程，都必须要使用EUV光刻机 。
从7nm工艺开始，部分工艺已经采用了NA(Numerical Aperture)=0.33的EUV光刻设备，并通过降低波长来实现5nm工艺，但对于2nm以后的超精细工艺，需要实现更高的分辨率光刻设备 。
Intel要想实现20A制程，则需要依赖于ASML的下一代高数值孔径（High-NA）的EUV光刻机 。
ASML去年已经完成了High-NA EUV光刻设备NXE：5000系列的基本设计，计划于2022年左右商业化 。


推荐阅读


上一篇：显卡|高兴太早！显卡价格反弹了

下一篇：Intel|Intel 7全新工艺：12代酷睿有望10月27日发布